南京工程学院

使用SystemVerilog进行RTL建模:基于SystemVerilog的ASIC与FPGA设计

TP312.8VH/3(美) 斯图尔特·萨瑟兰著/科学出版社/ 2025

• 馆藏(1) / 可借(1)

天生不理性

C912.6/194(英) 斯图尔特·萨瑟兰著/世界图书出版有限公司北京分公司/ 2024

• 馆藏(1) / 可借(1)

System Verilog硬件设计及建模

TP312VH/12(英) Stuart Sutherland, Simon Davidmann, Peter Flake著/科学出版社/ 2007

• 馆藏(5) / 可借(4)